【儀表網(wǎng) 研發(fā)快訊】2026年1月29日，北京大學(xué)化學(xué)與分子工程學(xué)院彭海琳教授研究團(tuán)隊(duì)在《科學(xué)》(Science)在線發(fā)表了題為《晶圓級(jí)超薄且均勻的范德華鐵電氧化物》“Wafer-scale ultrathin and uniform van der Waals ferroelectric oxide”的研究長(zhǎng)文(Science 2026，391，eadz1655)，報(bào)道了一種新型高介電常數(shù)(κ)范德華鐵電材料α-硒酸鉍(Bi2SeO5)，首次在晶圓級(jí)尺度上實(shí)現(xiàn)了超薄、均勻鐵電薄膜及其異質(zhì)結(jié)構(gòu)的可控制備，并構(gòu)筑了工作電壓超低(0.8V)、耐久性極高(可循環(huán)1.5×1012次以上)的高速鐵電晶體管，其綜合性能顯著超越了現(xiàn)有工業(yè)級(jí)鉿基鐵電體系，是目前已知工作電壓最小、能耗最低且耐久性最優(yōu)的鐵電晶體管。進(jìn)一步地，成功構(gòu)建了可在CMOS兼容低電壓(<1V)下動(dòng)態(tài)重構(gòu)的存內(nèi)邏輯運(yùn)算電路。該工作在國際上首次展示了高性能晶圓級(jí)二維鐵電材料體系，為開發(fā)高能效先進(jìn)芯片提供了突破性的材料基礎(chǔ)與可行技術(shù)路徑，有望推動(dòng)人工智能硬件向更高算力、更低功耗的方向持續(xù)發(fā)展。
 

　　在人工智能(AI)時(shí)代，對(duì)高算力與低能耗芯片的需求日益迫切。傳統(tǒng)馮·諾依曼計(jì)算架構(gòu)因存儲(chǔ)與計(jì)算單元分離，導(dǎo)致數(shù)據(jù)傳輸延遲大、能耗高，使芯片發(fā)展長(zhǎng)期受限于“功耗墻”與“存儲(chǔ)墻”。為此，具有快速翻轉(zhuǎn)極化特性的非易失性鐵電材料，為發(fā)展存算一體架構(gòu)提供了機(jī)遇。其中，鐵電場(chǎng)效應(yīng)晶體管兼具邏輯與存儲(chǔ)功能，被視為構(gòu)建下一代高能效嵌入式存儲(chǔ)器與存算一體芯片的核心器件。然而，其實(shí)用化面臨一項(xiàng)關(guān)鍵挑戰(zhàn)：必須在晶圓級(jí)制備出均勻、穩(wěn)定超薄鐵電薄膜。當(dāng)薄膜厚度減薄5納米乃至原子層級(jí)時(shí)，傳統(tǒng)鐵電材料的自發(fā)極化會(huì)顯著退化，界面去極化效應(yīng)亦隨之加劇，導(dǎo)致器件性能嚴(yán)重下降。因此，如何在原子級(jí)厚度下保持鐵電特性并實(shí)現(xiàn)可靠、一致的晶圓級(jí)集成，已成為研制高能效鐵電存算一體芯片必須攻克的核心難題。

 

　　聚焦產(chǎn)業(yè)前沿瓶頸：高品質(zhì)鐵電材料的制備困境
 

　　隨著AI、云計(jì)算、大數(shù)據(jù)和5G等技術(shù)的快速發(fā)展，對(duì)芯片性能的要求持續(xù)攀升。沿用數(shù)十年的馮·諾依曼架構(gòu)因計(jì)算與存儲(chǔ)分離，嚴(yán)重制約系統(tǒng)能效的提升。鐵電材料憑借“自發(fā)極化”特性，被視為突破傳統(tǒng)架構(gòu)、構(gòu)建下一代存算一體芯片的關(guān)鍵所在。鐵電晶體管(FeFET)巧妙地將存儲(chǔ)與計(jì)算功能融合于單一器件，為晶體管賦予“記憶”能力，從根本上消除數(shù)據(jù)頻繁搬運(yùn)帶來的能耗與延遲，尤其適用于存算一體及神經(jīng)形態(tài)計(jì)算等先進(jìn)架構(gòu)。
 

　　然而，要實(shí)現(xiàn)與先進(jìn)制程兼容的實(shí)際應(yīng)用，仍需突破關(guān)鍵瓶頸：高品質(zhì)鐵電超薄膜的均勻可控制備。當(dāng)前主流的鉿基鐵電材料雖與硅工藝兼容，但在晶圓級(jí)、超薄化制備時(shí)，仍面臨均勻性不足與鐵電性衰退等問題。因此，亟需發(fā)展兼具晶圓級(jí)均勻性、超薄穩(wěn)定鐵電性，且與半導(dǎo)體產(chǎn)線高度兼容的新型鐵電材料，以真正釋放存算一體芯片的潛力，推動(dòng)其從實(shí)驗(yàn)室走向規(guī)模化應(yīng)用。
 

　　視頻：晶圓級(jí)超薄均勻鐵電薄膜α-Bi2SeO5及鐵電晶體管
 

　　深耕關(guān)鍵材料創(chuàng)新：新型鉍基二維高κ鐵電氧化物體系
 

　　為突破傳統(tǒng)芯片架構(gòu)“功耗墻”和“存儲(chǔ)墻”制約，彭海琳課題組一直致力于探索適用于后摩爾時(shí)代非馮·諾依曼架構(gòu)先進(jìn)芯片的新材料體系。早在2018年，課題組便率先發(fā)現(xiàn)鉍基二維半導(dǎo)體Bi2O2Se的原生氧化物α-Bi2SeO5，并通過理論計(jì)算預(yù)測(cè)其具有鐵電性。但從理論到驗(yàn)證是一條漫漫長(zhǎng)路。受限于材料、器件與表征等多重瓶頸，該推測(cè)遲遲未能獲得實(shí)驗(yàn)支撐。
 

　　經(jīng)過近8年的不懈探索，課題組終于首次在實(shí)驗(yàn)上確證了α-Bi2SeO5的鐵電性，更建立了一套后道工藝兼容(≤400°C)的原位氧化制備方法，實(shí)現(xiàn)了超薄鐵電薄膜的晶圓級(jí)均勻制備(圖1)。憑借獨(dú)特的范德華層狀結(jié)構(gòu)，α-Bi2SeO5即使薄至單層仍能保持穩(wěn)定鐵電性，成為實(shí)現(xiàn)原子級(jí)厚度非易失存儲(chǔ)器及亞5納米三維存算一體架構(gòu)的理想材料，為突破現(xiàn)有芯片性能邊界打開了全新可能。
 

圖2. 二維高 κ 鐵電氧化物α-Bi2SeO5的晶圓級(jí)均勻制備及鐵電性
 

　　突破器件性能極限：超低工作電壓、高耐久的二維鐵電晶體管及電路
 

　　該研究工作進(jìn)一步成功制備了高性能鐵電晶體管陣列(圖3)。該器件在0.8V超低電壓和20ns高速寫入條件下，實(shí)現(xiàn)了超過1.5×1012次的循環(huán)耐久性，同時(shí)具備超過10年的保持時(shí)間、5bit多級(jí)存儲(chǔ)態(tài)以及2.8 fJ bit−1μm−2的超低能耗，已超越同類型器件的工業(yè)最高水平，完全滿足云端AI計(jì)算對(duì)可靠性的嚴(yán)苛要求。這項(xiàng)工作突破了傳統(tǒng)鐵電材料在保持時(shí)間與耐久性、速度與能耗之間的性能制約，為面向AI計(jì)算需求的低功耗、三維集成存算一體架構(gòu)提供了極具潛力的解決方案。進(jìn)一步構(gòu)建的可動(dòng)態(tài)重構(gòu)存內(nèi)邏輯運(yùn)算電路在CMOS常規(guī)低工作電壓(<1V)下即可實(shí)現(xiàn)“一器兩用”的可重構(gòu)邏輯功能(圖4)，充分展示了其在下一代存算一體架構(gòu)中的重要應(yīng)用潛力，為構(gòu)建自適應(yīng)、低功耗的智能計(jì)算系統(tǒng)奠定了關(guān)鍵器件基礎(chǔ)。
 

圖3. 二維α-Bi2SeO5/Bi2O2Se鐵電晶體管器件及性能
 

　　圖4. 低功耗二維α-Bi2SeO5/Bi2O2Se鐵電晶體管基可重構(gòu)存內(nèi)邏輯電路
 

　　審稿人評(píng)價(jià)認(rèn)為：“該工作不僅突破了傳統(tǒng)鐵電材料的厚度極限與集成難題，也為鐵電二維電子學(xué)開辟了新路徑——Bi2SeO5鐵電層作為二維半導(dǎo)體Bi2O2Se的自然氧化物，具備天然的集成優(yōu)勢(shì)。鐵電晶體管展現(xiàn)出優(yōu)異的存儲(chǔ)性能和高度均一性，彰顯出顯著的應(yīng)用潛力。”“這項(xiàng)工作將對(duì)鐵電材料和器件領(lǐng)域產(chǎn)生深遠(yuǎn)影響，為鐵電二維電子學(xué)打開了大門。”
 

　　綜上所述，該研究在國際上首次實(shí)現(xiàn)了晶圓級(jí)超薄均勻的二維鐵電氧化物薄膜制備以及與二維半導(dǎo)體的三維異質(zhì)集成，并研制了超低工作電壓與超高耐久性的鐵電晶體管及可重構(gòu)存內(nèi)邏輯電路。該研究同時(shí)突破了鐵電材料制備與鐵電器件性能極限，為下一代高性能、低功耗芯片技術(shù)提供了全新的材料平臺(tái)與集成方案，標(biāo)志著“超越摩爾”路線實(shí)現(xiàn)了從材料創(chuàng)新到功能驗(yàn)證的重要跨越。
 

　　該論文通訊作者為彭海琳及團(tuán)隊(duì)的特聘副研究員劉洪濤，第一作者為北京大學(xué)化學(xué)與分子工程學(xué)院博雅博士后武欽慈，博士研究生李忠睿、韓秉辰、孫瑋玉、劉沁紜及薛騁遠(yuǎn)。該工作合作者還包括北京大學(xué)物理學(xué)院高宇南研究員和賓夕法尼亞州立大學(xué)顏丙海教授等。該工作得到了國家自然科學(xué)基金委、科技部、新基石科學(xué)基金會(huì)等項(xiàng)目的資助，并得到了北京大學(xué)化學(xué)與分子工程學(xué)院分子材料與納米加工實(shí)驗(yàn)室(MMNL)儀器平臺(tái)的支持。